AMD inicia la producción de EPYC Venice de 2 nanómetros con 256 núcleos

AMD ha comenzado la producción en masa de Venice, sus chips EPYC de próxima generación para servidores fabricados con el proceso N2 de 2 nanómetros de TSMC. El movimiento le da a AMD un motivo para presumir de ser el primero en llegar en computación de alto rendimiento, mientras que también pone más presión sobre los rivales que todavía hablan de hojas de ruta de nodos avanzados en lugar de enviarlos.

Venice se basa en Zen 6 y se fabrica primero en Taiwán, con producción en Arizona planificada más adelante para diversificar el riesgo de suministro. La línea de chips está dirigida a compradores de centros de datos que buscan rendimiento, eficiencia y una cadena de suministro más resiliente.

El proceso N2 de TSMC introduce transistores nanosheet GAA

Venice también es un hito para la propia TSMC, porque N2 marca el cambio de la fundición desde transistores FinFET hacia diseños nanosheet gate-all-around, o GAA. En términos sencillos, el canal del transistor queda envuelto de forma más completa por la compuerta, lo que mejora el control, reduce las fugas y ayuda a mantener las ganancias de rendimiento sin un aumento equivalente en el consumo de energía.

Recomendado

5 funciones de la actualización de Windows 11 que vale la pena notar ahora

AMD afirma que Venice ofrecerá más del 70% de mejora en rendimiento y eficiencia energética respecto a Turin, su generación previa de 3 nanómetros. Es un salto muy grande para el silicio de servidores, y el tipo de cifra que los compradores de centros de datos comprobarán de forma exhaustiva porque las diapositivas de marketing son baratas y la electricidad no lo es.

AMD EPYC Venice escala hasta 256 núcleos

La plataforma está dirigida a cargas de trabajo de IA “agentic”, una expresión que la industria ahora usa para sistemas que necesitan mucho más que un simple rendimiento de inferencia. Venice escalará hasta 256 núcleos, o 512 hilos, lo que supone un tercio por encima del extremo superior de la generación de CPU anterior.

• Proceso: N2 de TSMC de 2 nanómetros
• Arquitectura: Zen 6
• Número máximo de núcleos: 256 núcleos
• Número máximo de hilos: 512 hilos
• Comparado con Turin: ganancia reclamada de más del 70% en rendimiento y eficiencia

AMD Helios y el empuje hacia el empaquetado 2.5D

AMD también dijo que invertirá más de 10.000 millones de dólares en el ecosistema tecnológico de Taiwán, con fondos destinados al empaquetado avanzado 2.5D necesario para combinar Venice con sus aceleradores Instinct MI450X. La pareja conformará el rack de servidores AMD Helios, un sistema diseñado para despliegues de IA de gran escala.

El despliegue de Helios está programado para la segunda mitad de 2026, incluyendo instalaciones de varios gigavatios en grandes centros de datos, con OpenAI ya incluida entre los clientes. AMD claramente intenta vender no solo chips, sino toda una plataforma a nivel de rack, lo cual es más inteligente que vender silicio pieza por pieza.

Verano es lo siguiente en la hoja de ruta de 2 nm de AMD

Después de Venice, AMD planea ampliar su línea de 2 nanómetros con Verano, una familia de procesadores especializados en IA que admitirá memoria LPDDR. Si la compañía puede mantener un ritmo ajustado, la verdadera historia podría ser menos sobre un lanzamiento de chip y más sobre si AMD puede convertir la fabricación en nodos avanzados en una ventaja repetible.