TSMC traza la hoja de ruta de chips hasta 2029 con A12, A13 y N2U

TSMC ha esbozado su hoja de ruta de procesos hasta 2029, y el mensaje es bastante claro: los smartphones y los dispositivos cliente reciben actualizaciones anuales, mientras que la IA y el HPC siguen un ritmo más lento y caro centrado en saltos mayores de eficiencia. La compañía también confirmó A12, A13 y N2U, mientras que retrasó la producción en volumen de A16 hasta 2027: un pequeño cambio de calendario sobre el papel, pero significativo a medida que los fabricantes de chips dividen sus prioridades entre el volumen de consumo y el rendimiento en centros de datos.

Si te preguntas qué significa realmente la hoja de ruta de chips de TSMC para 2029, la respuesta corta es esta: A13 y N2U están dirigidos a chips de cliente, mientras que A16 y A12 se diseñan para IA y centros de datos HPC. TSMC también dice que la producción en volumen de A16 se ha movido a 2027, y que ni A13 ni A12 requerirán litografía EUV de alta NA hasta 2029.

El subtexto es la historia real. TSMC ya no finge que un nodo líder pueda servir a todos los clientes por igual; ahora optimiza abiertamente para dos modelos de negocio diferentes. Eso refleja un cambio más amplio en la industria, con Nvidia, AMD y los operadores en la nube exigiendo silicio más especializado mientras los fabricantes de teléfonos siguen obsesionados con la eficiencia energética y la compatibilidad.

A13 y N2U apuntan a chips de cliente

Para aplicaciones de cliente, TSMC apuesta por la continuidad más que por el dramatismo. A13 es una reducción óptica de A14, que disminuye las dimensiones lineales en torno a un 3% y aumenta la densidad de transistores en aproximadamente un 6% mientras se mantiene totalmente compatible con las reglas de diseño y el comportamiento eléctrico de A14. Eso significa que los clientes pueden reutilizar IP con menos complicaciones, que es exactamente el tipo de eficiencia discreta que compran los compradores de silicio y de la que los equipos de marketing rara vez presumen.

N2U hace algo similar para la familia N2. TSMC dice que el nodo debería ofrecer alrededor de un 3% a 4% más de rendimiento a la misma potencia, o un 8% a 10% menos de consumo a la misma velocidad, además de una modesta ganancia de densidad lógica del 2% al 3%, manteniendo la compatibilidad con la IP de N2P. En la práctica, eso da a los diseñadores de chips una ruta de actualización más sencilla para productos de gama media sin obligar a un rediseño total.

Recomendado

Codex Micro de OpenAI es un macropad para programar de $230

• A13: unas dimensiones lineales un 3% menores, alrededor de un 6% más de densidad de transistores, producción prevista en 2029
• N2U: 3% a 4% mejor rendimiento a la misma potencia, o 8% a 10% menos consumo a la misma velocidad
• N2U: alrededor de un 2% a 3% más de densidad lógica, con compatibilidad con IP de N2P

A16 y A12 están diseñados para centros de datos

A16 de TSMC es la respuesta de la compañía al mundo hambriento de energía de la IA y el HPC, y se construye alrededor del suministro de energía por la parte trasera «Super Power Rail». El nodo es esencialmente un diseño de clase N2P con SPR, orientado a ofrecer mejor potencia, rendimiento y densidad para cargas de trabajo de centros de datos donde el coste queda en un segundo plano frente al rendimiento y la gestión térmica.

También hay un cambio de calendario discreto aquí: A16 ahora figura como una tecnología de 2027 en lugar de 2026, aunque TSMC dice que la preparación sigue en camino y que el cambio refleja el calendario de rampa de los clientes. Eso no es un escándalo, simplemente la realidad del sector de semiconductores. La producción en volumen la decide el ecosistema, no la presentación.

A12 es el siguiente paso, y llegará en 2029 como sucesor de A16. TSMC dice que aportará ganancias de nodo completas y continuará el movimiento hacia mejoras en el suministro de energía por la parte trasera, con A13 y A12 construidos sobre A14 y orientados a una mayor escala geométrica. La compañía no dio cifras concretas, pero la dirección es obvia: más densidad, más eficiencia y más especialización para los chips más caros del planeta.

Por qué TSMC evita la EUV de alta NA por ahora

Uno de los detalles más llamativos en la hoja de ruta es lo que TSMC no está usando: la litografía EUV de alta NA. La compañía dice que A13 y A12 no la requerirán hasta 2029, lo que contrasta directamente con el plan de Intel de incorporar High-NA en su generación 14A y más allá. Eso mantiene a TSMC en el lado más barato de la curva tecnológica por más tiempo, incluso mientras su rival toma la ruta más cara en busca del liderazgo de nodo.

Esa contención tiene sentido si eres TSMC. Las herramientas High-NA de ASML son brutalmente caras, y si la EUV actual aún ofrece la escalabilidad que quieres, ¿por qué acelerarlo? La respuesta puede cambiar más adelante, pero por ahora TSMC está sacando más rendimiento a la litografía existente mientras sus clientes siguen pagando por un mejor rendimiento por vatio.

Los próximos años deberían dejar aún más clara la estrategia dividida: los chips de consumo seguirán recibiendo mejoras incrementales anuales, mientras que las piezas para centros de datos recibirán cambios arquitectónicos mayores y etiquetas de precio más altas. La pregunta abierta es cuánto tiempo podrá TSMC seguir extrayendo esas ganancias sin la EUV de alta NA antes de que se agoten las mejoras fáciles.