Silicon Motion apunta a SSDs PCIe 7.0 para 2027

Silicon Motion ha comenzado a desarrollar un controlador de SSD empresarial con soporte PCIe 7.0, y se esperan las primeras muestras en la segunda mitad de 2027. Según Alex Chou, responsable del negocio de almacenamiento empresarial de la compañía, la arquitectura básica del nuevo controlador Gen7 ya ha sido definida.

Antes de que eso llegue, la compañía aún debe terminar su generación anterior. Su controlador SSD PCIe 6.0 ya está en la etapa de emulación en FPGA, y se esperan las primeras muestras de silicio en la segunda mitad de 2026.

Los controladores SSD modernos requieren más que una interfaz más rápida. También dependen del desarrollo coordinado de firmware, corrección de errores, cifrado, virtualización, nivelación del desgaste y control de latencia.

Recomendado

Biren presenta supernodo de IA con 1,024 aceleradores

La especificación PCIe 7.0 fue aprobada por PCI-SIG el 11 de junio de 2025. El nuevo estándar duplica la velocidad de transferencia de datos respecto a PCIe 6.0, alcanzando 128 GB/s por carril, manteniendo la señalización PAM4 y el modo FLIT. Para conexiones x16, eso se traduce en hasta 512 GB/s en ambas direcciones. Para el enlace x4 que suelen usar los SSD, el techo teórico es de aproximadamente 64 GB/s en un sentido.

El rendimiento real de un SSD seguirá dependiendo del controlador, la memoria NAND, el número de canales, el consumo de energía y la refrigeración.

Uno de los principales objetivos de Silicon Motion para estos SSD de próxima generación es la infraestructura de IA. La compañía vincula el esfuerzo con Nvidia Storage Next, una iniciativa destinada a reducir la latencia entre el almacenamiento y las GPU. En estas cargas de trabajo importa el rendimiento secuencial bruto, pero también el rendimiento consistente cuando múltiples GPU, máquinas virtuales y usuarios acceden al almacenamiento al mismo tiempo.

Silicon Motion afirma que espera ganancias en cargas de trabajo con grandes volúmenes de operaciones paralelas y considera alcanzables decenas de millones de IOPS. La compañía considera poco realista en el corto plazo el rango de 100 a 200 millones de IOPS que se había comentado anteriormente, mientras que unos 50 millones de IOPS parecen más alcanzables. También planea mejorar los algoritmos de corrección de errores LDPC para las futuras generaciones de NAND.

Por ahora, PCIe 7.0 sigue siendo una historia de servidores e infraestructuras de IA más que para PCs domésticos. La adopción masiva requerirá plataformas compatibles, el envío de SSDs PCIe 6.0 y NAND capaz de aprovechar la nueva interfaz.